ИТМиВТ - Институт точной механики и вычислительной техники С. А. Лебедева РАН
Институт точной механики и вычислительной техники им. С. А. Лебедева РАН - научно-исследовательский институт в области информационных технологий, вычислительной техники и микроэлектроники
English
Главная страница Контактная информация Карта сайта и поиск
Об институте Решения Проекты Образование
Возможности
Полная совместимость с CAN Standard rev 2.0 A and rev 2.0 B

15 MOb (Message Object) с их собственными:

- 11 бит в Identifier Tag (rev 2.0 A), 29 бит в Identifier Tag (rev 2.0 B)
- 11 бит в Identifier Mask (rev 2.0 A), 29 бит в Identifier Mask (rev 2.0 B)

- 8 байтовый буфер данных

- Tx, Rx, Frame Buffer и Automatic Reply Configuration

- Time Stamping

1 Mbit/s максимальная скорость передачи

TTC таймер

Связь с процессором по параллельному каналу, шириной 8 или 16 бит, а также по каналу SPI.

FPGA прототипирование и отладочная сеть

Контроллер CAN был реализован на FPGA фирмы Xilinx. Была организована отладочная сеть, состоящая из двух разработанных блоков CAN на Xilinx, под управлением процессора Atmel и двух готовых контроллеров CAN SJA-1000. Длина соединения между ними составляла 2 м и 63 м. Скорости на 2-х метрах достигали 1Мб/сек. При длине кабеля 63м скорость достигала 500Кб/сек. В тестах обмен происходил на случайных кодах идентификатора и данных всех типов обменов, проверялась схема арбитража и сохранение целостности пакетов и таймер

 

© 1948—2016 «ИТМиВТ»
Версия для печати Контактная информация